⑩日本国特許庁(JP)

⑫公開特許公報(A) 平3-286497

識別配号

庁内整理番号

@公開 平成3年(1991)12月17日

G 11 C 16/06

G 11 C 17/00 H 01 L 29/78 8522-5L

309 3 7 1

審査請求 未請求 請求項の数 4 (全14頁)

不揮発性半導体記憶装置 図発明の名称

> 頭 平2-82946 ②特

顧 平2(1990)3月31日 22出

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 佳 久 @発 明 者 岩 $\mathbf{\Xi}$ 研究所内

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 11 内 和 明 者 大 @発

研究所内

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 ф 챙 晴 @発 明 者 H

研究所内

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 夫 @発 明 孝

研究所内

神奈川県川崎市幸区堀川町72番地 株式会社東芝 勿出 願 人

外3名 武彦 弁理士 鈴江 四代 理 人

最終頁に続く

1. 発明の名称

不揮発性半導体記憶装置

- 2. 侍許請求の範囲
- (1) 半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の投 受により電気的書替えを可能としたメモリセルが 複数個ずつ直列接続されてNAN·Dセルを構成し てマトリクス配列されたメモリセルアレイを有す る不揮発性半導体記憶装置において、

選択されたNANDセル内のすべてのメモリセ ルの制御ゲートに所定の消去ベリファイ電位を印 加してビット線電流によりデータ消去状態を確認 する消去ベリファイ制御回路を有する、

ことを特徴とする不揮発性半導体記憶装置。

(2) 半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の授 受により超気的春替えを可能としたメモリセルが 復数組ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイを有す

る不揮発性半導体記憶装置において、

選択されたNANDセル内のすべてのメモリセ ルの制御ゲートに所定の消去ベリファイ電位を印 加してピット線電流によりデータ消去状態を確認 する消去ベリファイ制御回路と、

選択されたNANDセル内の選択メモリセルの 制御ゲートに所定の客込みベリファイ電位を印加 してデータ書込み状態を確認する書込みペリファ イ制御回路と、

を有することを特徴とする不規範性半導体記憶装 置。

- (3)消去ベリファイ制御回路は、所定の動作時 間を設定して読出しを行うためのタイマを内蔵す ることを特徴とする請求項1または2記載の不振 発性半導体記憶装置。
- (4) 半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、 電荷蓄積層と基板の間の電荷の授 受により電気的書替えを可能としたメモリセルが 復数個ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイと、

前記メモリセルアレイのビット線に書込みデータを与えるデータ入力バッファおよびデータラッチ回路と、

前記メモリセルアレイのピット線データを統出 すセンスアンプ回路およびデータ出力バッファと、 前記メモリセルアレイにデータ番込みを行った 後に、書込み状態を確認するための書込みベリフ

ァイ電位を順次退択された制御ゲート線に印加してデータ読出しを行う書込みベリファイ 制御回路 と、

前紀データラッチ回路とセンスアンプ回路の出力を比較してその結果を一時ラッチする機能を持つデータ比較回路と、

このデータ比較回路の出力により 客込み状態を 確認して、書込み不十分のメモリセルに対して再 書き込みを行う手段と、

選択されたNANDセル内の全てのメモリセルの制御ゲートに接地電位を印加してヒット線電流によりそのNANDセル内のメモリセルの消去状態を確認する消去ベリファイ制御回路と、

続され、ソース側はやはり選択ゲートを介してソ ース線 (基準電位配線) に接続される。メモリセ ルの制御ゲートは、行方向に連続的に配設されて ワード線となる。

このNANDセル型EEPROMの動作は次の 通りである。データ書込みの動作は、ピット親か ら最も離れた位置のメモリセルから順に行う。選 択されたメモリセルの制御ゲートには高電圧Vpp (-20 V程度)を印加し、それよりビット線側 にあるメモリセルの制御ゲートおよび選択ゲート には中間電位 V_{rpp}M (一10V程度) を印加し、 ビット線にはデータに応じてOVまたは中間電位 を与える。ビット線にOVが与えられた時、その 電位は選択メモリセルのドレインまで伝達されて、 ドレインから浮遊ゲートに電子注入が生じる。こ れによりその選択されたメモリセルのしきい値は 正方向にシフトする。この状態をたとえば"1" とする。ピット線に中間電位が与えられたときは 低子注入が起こらず、従ってしきい値は変化せず、 負に止まる。この状態は °0° である。

を備えたことを特徴とする不揮発性半導体記憶装 層。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、電気的書替え可能な不揮発性半導体記憶装置(EEPROM)に保り、特にNAN Dセル構成のメモリセルアレイを有するEEPR OMに関する。

(従来の技術)

データ消去は、NANDセル内のすべてのすべてのすべてのすべても、NDセル内のすなである。 はいに対していない としいい をできない といい をできない ない 型 は がっといい は は 色 がっといい は は 色 がっといい は は 色 方向に かっといい は は 色 方のに かっと。。。

データ読出し動作は、選択されたメモリセルの 制御ゲートをOVとし、それ以外のメモリセルの 制御ゲートおよび選択ゲートを電源電位Vcc(一 5V)として、選択メモリセルで電流が流れるか 否かを検出することにより行われる。

以上の動作説明から明らかなように、NAND セル型EEPROMでは、書込みおよび読出して作 作時には非選択メモリセルは転送ゲートとして作 用する。この観点から、書込みがなされたメモリ セルのしきい値気圧には制限が加わる。たとえば、 1 番込みされたメモリセルのしきい値の好ま しい範囲は、O.5~3.5 V程度となる。デー タ 込み後の経時変化、メモリセルの製造パラメータのばらつきや電源電位のばらつきを考慮すると、データ書込み後のしきい値分布はこれより小さい範囲であることが要求される。

一方、"O" 客込みしたメモリセル、或いはデータ消去したNANDセルのメモリセルのしきい

込み状態のメモリセルのそれぞれのしきい値を所 定範囲に収めることを可能としたNANDセル型 のEEPROMを提供することを目的とする。

{発明の構成]

(課題を解決するための手段)

本発明は、半導体基板上に電荷蓄積層と制御ゲートが積層形成され、電荷蓄積層と基板の間の電気の電気的蓄積を可能としたメモリセルが複数個ずつ直列接続されてNANDセルを構成してマトリクス配列されたメモリセルアレイを有する E/E PROMにおいて、 選択がプート NANDセル内の全てのメモリセルの制御ゲートに 所定の消去ベリファイ制御回路を有する よ状態を確認する na とを特徴とする。

本発明はまた、その様なEEPROMにおいて、消去ベリファイ制御回路と共に、選択されたメモリセルの制御ゲートに所定の書込みベリファイ電位を印加してデータ書込み状態を確認する書込みベリファイ制御回路を有することを特徴とする。

(発明が解決しようとする課題)

以上のように従来のNANDセル型EEPROMでは、データ消去や客込みの際、メモリセルのしきい値を許容範囲に収めることが難しい、という問題があった。

本発明は、データ消去状態のメモリセルのしきい値を所定範囲に収めることを可能としたNANDセル型のEEPROMを提供することを目的とする。

本発明はまた、データ消去状態およびデータ音

(作用)

本発明においては、データ消去後に顧次選択 されたNANDセルの全てのメモリセルに例えば OVを印加して読出しを行う消去ベリファイ動作 を実行し、ある設定された時間内に"0"読出し かできないNANDセルが一個でもある場合に は、データ消去が不十分であると判断する。その 場合、全てのNANDセル(プロック毎のデータ 消去を行う場合であればそのブロック内の全ての NANDセル)について再度データ消去動作を実 行する。そしてまた同じ読出し動作を実行する。 この操作を繰返し行い、全てのNANDセルの統 出し時間がある値以下になったら、データ消去動 作を終了する。以上のような制御動作により、全 てのNANDセル内のメモリセルのしきい値が ある値より小さい状態(カチャネルであれば十 分に負の状態)を得ることができる。これは、 NANDセルの禁出し危流が一つのNANDセル 内に含まれるメモリセルのうちで最もしきい値の 高いもので制限されるからである。

この様にして本免明によれば、データ消去状態 さらに必要ならばデータ音込み状態のメモリセル のそれぞれのしきい値を所定範囲に収めることを 可能としたNANDセル型のEEPROMを得る ことができる。

(実施例)

以下、本発明の実施例を図面を参照して説明する。

第1図は一実施例におけるNANDセル型 EEPROMの構成を示している。図では、番地 選択を行うためのアドレスパッファおよび行、列

第2図(a) (b) は、メモリセルアレイの一つのNANDセル部分の平面図と等価回路図(a) のAーA、およびBーB、断面図である。 案子分離酸化験 1 2で囲まれたり型シリコン 基板 (またはり型ウェル) 1 1 に複数のNANDセルからなるメモリセルで超して説明するとこの実施例では、8 個のメモリセルM、一個のが直列接続されて一つのNANDセルを構成している。メモリセルはそれでれ、基板11にゲート絶縁膜13を介して浮遊

のアドレスデコーダ等は省略して、音込みおよび 消去のベリファイ動作に関係する部分の構成を示 している。メモリセルアレイ2に対して、データ: 書込みおよび読出しを行うためにデータラッチ回 路ちおよびセンスアンブ回路1が設けられている。 これらセンスアンプ回路1,データラッチ回路5 はテータ入出力バッファ4につながる。制御ゲー ト制御回路6は、メモリセルアレイ2の制御ゲー ト線にテータ客込み、 消去、 統出しおよびベリフ ァイの各動作に対応して所定の制御信号を出力す るものである。データラッチ回路5とセンスアン プ回路2は、春込みベリファイ動作時には、列ア ドレス発生回路7から出力される列アドレスにし たがってセンス動作と再書き込みすべきデータの ラッチを行う。データ比較回路3はやはりベリフ ァイ動作時、データラッチ回路5にラッチされた 書込みデータと、 センスアンプ回路1により読み 出されたデータの一致を列アドレスごとに比較検 出し、その結果をラッチする機能を有する。この 比較回路3の出力は出力バッファ8を介してベリ

ゲート14(14:、142、…、148) が形 成され、この上に展問絶縁膜15を介して制御ゲ ート16(16」、16』、…、16』)が形成 されて、構成されている。これらのメモリセルの ソース、ドレインであるn型拡散層19は隣接す るもの同志共用する形で、メモリセルが直列接続 されている。NANDセルのドレイン側,ソース 例には夫々、メモリセルの浮遊ゲート、制御ゲー トと同時に形成された選択ゲート14。、16。 および1410、1610が設けられている。業子形 成された甚板上はCVD酸化膜17により嗄われ、 この上にピット練18が配設されている。ピット 線18はNANDセルの一端のドレイン側拡散層 19にはコンタクトさせている。行方向に並ぶ NANDセルの制御ゲート14は共通に制御ゲー ト級CG;, CG2, …, CG& として配設され ている。これら制御ゲート線はワード線となる。 選択ゲート14。、16。および1410、1610 もそれぞれ行方向に連続的に選択ゲート線SG1. SGiとして配設されている。

第4図は、この様なNANDセルがマトリクス 配列されたメモリセルアレイの等価回路を示して いる。

第5回は、第1回の中のセンスアンプ回路1. データラッチ回路 5、 データ比較回路 3、 出力バ ッファ8の部分の具体的な構成を示している。デ - タラッチ回路5は、ラッチ信号LATCH とアドレ スaiの益理によって選ばれたアドレスのデータ がラッチ回路本体LAにラッチされる。センスアン プ回路1は、センス制御信号SENSEとアドレス a i の論理によって選ばれたアドレスのビット線 データをセンスして出力する。このセンスアンプ 回路1の出力は、データラッチ回路5の対応する データと比較回路3によって比較され、その結果 ラッチ信号LATCHV、LATCHVによってラッチされる ことになる。次にその結果に応じてラッチ回路 本体 LAに出力する。そしてラッチ信号 LATCHV, LATCHVを解除して次のアドレスの論理で選ばれる ものに備える。

第6図は、第1図における制御ゲート制御回路

と高電位Vpp端子の間には、それぞれスイッチン グMOSトランジスタを萬電位から保護するため のnチャネルMOSトランジスタQpi, Qpzが設 けられている。これらのMOSトランジスタQoi, Q p z は D タイプである。 バッファ 及 M O S トラン ジスタ Q 11の上下にも同様に、 D タイプ、 n チャ ネルMOSトランジスタQpg, Qpdが設けられて いる。出力段にこの様にpチャネルMOSトラン ジスタとDタイプ, nチャネルMOSトランジス クを用いているのは、高電位Vppをしきい値降下 なく制御ゲート銀に供給するためである。とくに MOSトランジスタQpuは、他の回路から制御 ゲート線に正電位が供給された時にロチャネル MOSトランジスタQ+2のドレイン接合が願バイ アスになるのを防止する働きをする。中間電位 供給回路22も、高電位供給回路21と同様に、 NANDゲートGa、これにより制御されるEタ イプ、 n チャネルのスイッチング M O S トランジ スクQ 82とEタイプ、 p チャネルのスイッチング MOSトランジスクQzz、出力バッファとなるタ

6の部分の具体的構成を示している。この制御回 路は、書込み時に選択ゲートに高電位Vワロを与え る高電位供給回路21、同じく書込み時に非遇 択の制御ゲートに中間電位VppNを与える中間 或位供給回路 2 2、春込みペリファイ制御信号 ¥-VER! FYにより選択的に書込みペリファイ電位 V v e x を与える書込みペリファイ電位供給回路 23、および統出し信号READ、消去信号ERASE お よび消去ペリファイ制御信号E-VERIPYにより制御 ゲート電位を設定する消去/跳出し制御回路24 により構成されている。この様な回路が各制御ゲ ート線毎に設けられる。高電位供給回路21は、 春込み信号 VRITE とアドレスaiの論理をとる NANDゲートC, により制御されるEタイプ, n チャネルのスイッチングMOSトランジスタ Q z i と E タイプ、 p チャネルのスイッチング MOSトランジスタQzi、および出力パッファと なるEタイプ、 pチャネルMOSトランジスタ Q。zを主体として構成されている。MOSトラン ジスタQ z i と Q p i の 間 、 M O S トランジスタ Q p i

イブ、 p チャネルMOSトランジスタQ p 4、および D タイプ、 n チャネルMOSトランジスクQ p 5 ~ Q p aにより構成されている。

消去/統出し制御回路 2 4 は、統出し信号 READとアドレス a 1 。 a 1 の益理を取る N A N D ゲート G s 、消去信号 ERASE と消去ペリファイ制御信号 E-VER1 PYの和をとる N O R ゲート G s 。 の出力を選択するのN A N D ゲート G s と G 。 の出力を選択するのN A N D ゲート G s 、これら N A N D ゲート G r と G 。 のよりそれぞれ制御されるスイッチング用のE タイプ。 n チャネル M O S トランジスタ Q r s 、これらのスイッチング用M O S トランジスタ Q r s 、これらのスイッチング用M O S トランジスタ と 制御ゲート線の間に設けられた保護用のD クィブ・ロチャネル M O S トランジスク Q o o o 。 Q o o により構成されている。

客込みベリファイ電位供給回路23は、客込みベリファイ信号Y-VERIFYとアドレスa1の論理を取るNANDゲートG。とその出力を反転するインバータゲートII、このインバータゲートII

により制御されてベリファイ電位 V ves を制御終に供給するためのスイッチング用の E タイプ, n チャネル M O S トランジスタ Q E4、およびこの M O S トランジスタ Q B4と制御ゲート 線の間に設けられた保護用の D タイプ, n チャネル M O S トランジスタ Q D11により構成されている。

ダの出力によって選択ゲートを選択する N A N D ゲートG11、G12およびそれらの出力増子に設け られたインパータ】1.1および1,1を基本とする。 雷込み信号 Will TB が "H" レベルのときに2入力 NORゲートC, およびインバータI,,によって NANDゲートG iiに "H" レベルが入り、この ときドレイン側の選択ゲートSG」が選択され、 ソース側の選択ゲートSGzは選択されない。 NORゲートG」の他方の入力端子には、消去信 号 ERASE,統出し信号 READ。 書込みベリファイ信号 V-VERIFYおよび消去ベリファイ信号E-VERIFYが入 るNORゲートG14とインバータI14が設けられ ている。即ち消去信号 ERASE,統出し信号 READ, 書 込みペリファイ信号 V-YERIFY、消去ベリファイ信 号E-VERIPYのいずれかが"H"レベルになると、 NORゲートCisに「H" レベルが入り、二つ選 択ゲートSG1,SG2が同時に選択されるよう になっている。。

ただし消去ベリファイ信号 R-VERIFYは、タイマ 回路 2 5 を介してNORゲートG」4に供給される。 それでは黄連電流が流れることになる。これを防 止するためこの実施例では、Eタイプロチャネル M O S トランジスク Q z z , Q z , と、 E タイプ. p チャネルMOSトランジスタQ26、Q27、および インパータ1,による切替え回路を設けている。 すなわちベリファイ信号 VERIFYが "H." レベルに なると、MOSトランジスタQ Eaがオン、Q prが オン、Qェッがオフとなり、分圧回路の端子Aには 電源電位Vccが供給される。これにより、分圧回 路の分圧比で段定されるMOSトランジスタQ ε ь . Qェτの導通状態に対応した中間電位の者込みべり ファイ電位 V view が得られる。ベリファイ信号 V-YERIPYが "L" レベルの時は、MOSトランジス タQェ,がオンとなり、分圧回路の端子Aは接地 電位となり、ペリファイ電位Vvxxの発子はプロ ーティングとなる。この時、切替え回路では、 MOSトランジスクQョッがオフであるから、電流 は流れない。

第8図は、NANDセルの二つの選択ゲート SG:SG:の制御回路である。ロウ・デコー

遅延回路DLは、例えば抵抗と容量により構成されるものでも、或いはリングオシレータの出力をカウンタで数えてあるカウント数になったら出力を出す回路でもよい。

第 9 図は、ベリファイ終了検知回路 9 の構成例であり、図示のようにフリップフロップとNANDゲートおよびインバータにより構成される。

次にこのように構成された EEPROMの動作を説明する。

消去されたメモリセルのしきい値が十分負になっているか否かをチェックする消去ベリファイ動 作は次のように行われる。第6図の制御回路にお

再度データ消去を行い、条件を満たすまで同様の ベリファイ動作を繰り返す。

データ書込みは、1ワード分のデータがデータ ラッチ回路5にラッチされ、そのデータによって ピット線電位が制御されて"0"または"1"が 巻き込まれる。この時選択された制御ゲート線に 高電位Vpp、それよりピット線側にある非選択制 御ゲート線に中間電位 V ppN が印加される。第6 図の制御回路では表込み信号WRITEが入力される。 即ち書込み信号 VRITE とアドレス ai, aiの論 理によって、高電位供給回路21または中間電位 供給回路22がオンとなって選択された制御ゲー ト線にVpp、非選択の制御ゲート級にVppMが印 加される。ピット線 B L には、デーク "1" 書込 みの時は0V、"0"春込みの時は中間電位が与 えられる。このデータ書込みのパイアス条件を保 持する時間は、従来の書込み法に比べて十分に短 いもの、例えば従来の1/100程度、具体的に は 1.0 μ sec 程度とする。"1° が書かれたメモ リセルではしきい値が正方向にシブトし、"О"

いて、消去/読出し制御回路24に消去ベリファ イ信号E-ERASE が入り、スイッチングMOSトラ ンジスタQェがオンになって、アドレスとは無関 係に選択されたNANDセル内の全てのメモリセ ルの制御ゲートがOVに設定される。選択ゲート SG」、SG」も同時に、第8図の制御回路に消 去ペリファイ信号E-ERASE が入ることにより選択 され、例えば5Vに設定される。ピット線には例 えば1,5∨が与えられ、ソース額は0∨とされ る。このとき、選択ゲートSG」、SG2か5V になっている時間は、消去したメモリセルのしき い値がある程度負になっていたらデータ ゜0゜ が 読み出せる時間に設定される。これは第8図の遅 延回路DLを持つタイマ回路25によって設定さ れる。例えば、制御ゲートが全てDVでピット線 が 1 . 5 V のときメモリセルが 1 Ο μ Α 流せる時 の読みだし時間が200 n sec であった時のしき い値より低くしようとすると、この統出し時間を 150 n sec に設定する。そしてこの設定された 時間にデータ "0" が読み出されない場合には、

が書かれたメモリセルではしきい値は負に止まる。 次に書込みベリファイ動作に入る。この実施例 においては、データ"1"が書かれたメモリセル のしきい値が所望の値に違しているか否かがチェ ックされる。この所望のしきい値はメモリセルの データ保持特性を考慮して決められるもので、例 えば2、5V程度である。この様なベリファイ動 作が書込みが行われた1ワード線のメモリセルに ついて行われる。第10図はその書き込みベリフ ァイ動作のタイミング図である。まずセンス信号 SENSE が "H" レベルになり、センスアンプ回路 2がイネーブルとなる。この時列アドレス発生回 路7により列アドレスaiが入力され、データ出 力線にデータが出力されて、データラッチ回路 5 のデータがラッチ出力線に出力される。この書込 みペリファイ動作のサイクルでは、第6図の制御 回路にベリファイ信号 W-VERIFYと 統出し信号 READ が同時に入る。これらとアドレスal, al との 論理によって、選択された制御ゲート線には、ベ リファイ制御回路23によって、Vccと接地電位

の中間に役定された春込みペリファイ電位Vvzx - 2. 5 Vが供給される。それ以外の制御ゲート **終には、消去/統出し制御回路24のNANDゲ** ートG」の出力が"L"レベルとなって解儺ゲー ト線にVccが供給される。この時第8図の制御回 路により同時に選択される選択ゲート線SG;。 S G z は共にVccに設定され、ピット線BLには 1.5Vが与えられ、ソース線は0Vとされる。 これにより、選択されたメモリセルが"1"書 込みがなされたものであって、そのしきい彼が 2.5Vを越えていれば、選択されたメモリセル は非導通となり、データ"1"が読み出される。 *1 * 春込みがなされたがしきい値が2.5Vに 違していない場合には、選択されたメモリセルは 避過するから、データ"○"として読み出される。 そして、書込みデータとベリファイ動作により読 み出されたデータとは、データ比較回路3によっ で比較されて、ラッチ信号 LATCHYが " L " レベル が『H"レベルになることにより、比較結果がラ ッチされる。すなわち読み出されたデータが"1" 表一

データラッチ回路のデータ	1	1	0	0
センスアンプ回路出力	1	0	1	0
データ比較回路出力	0	1	0	0

データ比較回路3の出力に"1"が現れた場合には、ベリファイ終了検知回路9はベリファイ終

了信号を出さないようにする。すなわち第9図に おいて、普込みベリファイ信号 W-VERIPYによりフ リップフロップが初期化された後、データ比較回 路3の出力に"1"が現れると、フリップフロッ プの出力は"0"にセットされる。データ比較が 終了するまではデータ比較信号が『〇°、したが ってベリファイ佟了信号は"0"出力であり、ベ リファイが終了していない事を示す。全ピット線 のデータ比較が終了すると、データ比較終了信号 が『1゜になるが、ペリファイが終了しないと信 号 Dour Vが 'H' レベルになる事によって、デ ータ比較回路3のデータが再度データバッファ8 を介し、データ入力線を介して新しいデータとし てデータラッチ回路5にラッチされる。上の妻か ら明らかなように、者込みが不十分であったアド レスについてのみ "1"データが再度ラッチされ、 これよって再度 "1" データ書込み動作が繰り返 される。そして再度ベリファイ動作を行い、"1" 書込み不十分のメモリセルがなくなると、データ 比較回路3に1個も゜1゜が現れなくなり、フリ

ップフロップは"O"にセットされたままになって、データ比較終了信号が"1"になったときに、ベリファイ終了検知回路9が終了信号"1"を出力して、データ書込み動作終了となる。

以上の各動作モードでの各部の電位関係をまと めて、表ー2に示す。ここでは春込みおよび奮込 みベリファイ時制御ゲート線CG2が選ばれた場 合について示している。

表-2

	消去	消去 ベリファイ	書込み 1 1	審込み "0"·	書込み ベリファイ
ピット線	-	1.57	101	0 7	1.5 V
SGi	OY	5 Y	107	104	5 ¥
CG,	OV	0 V	107	104	5 V
CG ₂	οv	0 7	20Y	20 Y	· 2.5V
CG,	οv	٥٧	104	107	5 Y
C G ₄	οV	OV	107	107	5 ₹
cG,	O¥	0 v	107	107	5 ¥
CG.	0 ¥	0 7	10 V	107	5 Y
CG,	οv	0 V	104	107	. 5 ٧
C G .	0 ¥	0 Y	104	101	5 Y
S G 2	O¥	5 ¥	OY	107	5 ¥
ソース線	-	0 4	OV	OV	0 V
基板	20 Y	0 7	0.4	0.4	OV

なお実施例では、書込みべしたがはは許なを2.5 Vとし当れは設定を3.5 Vとし当いのでは、他の選にはないななにののでは、他の選にはいいたのでは、他のでは、他のでは、自己を受ける。 1 回 を がい の と は る の と が ら の と が ら い の と が ら い の と が ら い の と が ら い の と が ら い の と が ら い の と が ら い の が は は い で か が か に で は な い で が な い い が は は い で な が に で は な い で は な い で は な い で は な で は な い い で は で は な で は い で は で は で は な で は で な れ に で は が で は な で な れ に で は が で は な で な れ に で は で は で な れ に で な が い い 方 式 を 利 明 し す る れ に で か で あ れ ば 本 発 明 は 有 効 で あ る。

その他本発明は、その趣旨を逸脱しない範囲で 種々変形して実施することができる。

[発明の効果]

以上述べたように本発明によれば、消去ベリファイ制御またはこれと共に審込みベリファイ制御

データ読出し動作は、従来と同様である。

以上のようにこの実施例によれば、データ消去のペリファイ動作を実行することより、消去状態のメモリセルのしきい値電圧をある値より小さの設定することができる。これにより、"〇"統出し時の速度が遅くならないようにすることができまた。1、 書込み後のしきい値が大きくなり過ぎるのが防止される。

を行うことにより、メモリセルのしきい値を最適 状態に設定して信頼性向上を図ったNANDセル 型のEEPROMを提供することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例のEEPROMの構成を示す図、

第2図(B) (b) はそのメモリセルアレイの一つのNANDセルの平面図と等価回路図、

第3図(a) (b) はそれぞれ第2図(a) の A ー A′および B - B′新面図、

第4図はメモリセルアレイの等価回路図、

·第5図および第6図は第1図の要部構成を具体 めに示す図、


第7図は客込みベリファイ電位発生回路を示す 図、

第8図は選択ゲート制御回路を示す図、


第 9 図 は ベリファイ 終 ア 検知 回路の 構成 例 を 示す 図 、

第10図は客込みベリファイ動作を説明するた めのタイミング図である。 1 … センスアンプ回路、 2 … メモリセルアレイ、3 … データ比較回路、 4 … 入出力バッファ、 5 … デークラッチ回路、 6 … 制御ゲート制御回路、 7 … 列アドレス発生回路、 8 … ベリファイ終了検知回路、 2 1 … 高電位供給回路、 2 2 … 中間電位供給回路、 2 3 … 普込みベリファイ電位供給回路、 2 4 … 消去 / 洗出し制御回路、 2 5 … タイマ。


出版人代理人 弁理士 羚江武彦





第 2 図





第 1 図



















第 8 図



第 9 5



第 10 図

第1頁の続き 广内整理番号 識別記号 Slnt. Cl. 5 8624-4M 481 27/10 29/788 29/792 H 01 L 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 樹 ΙE 畐 個発 研究所内 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 富士雄 明 者 岡 個発 研究所内